在工控電路板設(shè)計(jì)過(guò)程中,有幾個(gè)常見(jiàn)的誤區(qū):
誤區(qū)一:這板子的PCB設(shè)計(jì)要求不高,就用細(xì)一點(diǎn)的線,自動(dòng)布吧
解讀:自動(dòng)布線必然要占用更大的PCB面積,同時(shí)產(chǎn)生比手動(dòng)布線多好多倍的過(guò)孔,在批量很大的產(chǎn)品中,PCB降價(jià)所考慮的因素除了商務(wù)因素外,就是線寬和過(guò)孔數(shù)量,它們分別影響到PCB的成品率和鉆頭的消耗數(shù)量,節(jié)約了供應(yīng)商的成本,也就給降價(jià)找到了理由。
誤區(qū)二:這些總線信號(hào)都用電阻拉一下,感覺(jué)放心些。
解讀:電路設(shè)計(jì)的14個(gè)誤區(qū)解讀:信號(hào)需要上下拉的原因很多,但也不是個(gè)個(gè)都要拉。上下拉電阻拉一個(gè)單純的輸入信號(hào),電流也就幾十微安以下,但拉一個(gè)被驅(qū)動(dòng)了的信號(hào),其電流將達(dá)毫安級(jí),現(xiàn)在的系統(tǒng)常常是地址數(shù)據(jù)各32位,可能還有244/245隔離后的總線及其它信號(hào),都上拉的話,幾瓦的功耗就耗在這些電阻上了。
誤區(qū)三:CPU和FPGA的這些不用的I/O口怎么處理呢?先讓它空著吧,以后再說(shuō)。
解讀:不用的I/O口如果懸空的話,受外界的一點(diǎn)點(diǎn)干擾就可能成為反復(fù)振蕩的輸入信號(hào)了,而MOS器件的功耗基本取決于門(mén)電路的翻轉(zhuǎn)次數(shù)。如果把它上拉的話,每個(gè)引腳也會(huì)有微安級(jí)的電流,所以一般是設(shè)成輸出(當(dāng)然外面不能接其它有驅(qū)動(dòng)的信號(hào))
現(xiàn)象四:這款FPGA還剩這么多門(mén)用不完,可盡情發(fā)揮吧
解讀:FGPA的功耗與被使用的觸發(fā)器數(shù)量及其翻轉(zhuǎn)次數(shù)成正比,所以同一型號(hào)的FPGA在不同電路不同時(shí)刻的功耗可能相差100倍。盡量減少高速翻轉(zhuǎn)的觸發(fā)器數(shù)量是降低FPGA功耗的根本方法。
誤區(qū)五:這些小芯片的功耗都很低,不用考慮
解讀:對(duì)于內(nèi)部不太復(fù)雜的芯片功耗是很難確定的,它主要由引腳上的電流確定,一個(gè)ABT16244,沒(méi)有負(fù)載的話耗電大概不到1毫安,但它的指標(biāo)是每個(gè)腳可驅(qū)動(dòng)60毫安的負(fù)載(如匹配幾十歐姆的電阻),即滿負(fù)荷的功耗大可達(dá)60*16=960mA,當(dāng)然只是電源電流這么大,熱量都落到負(fù)載身上了。
誤區(qū)六:存儲(chǔ)器有這么多控制信號(hào),我這塊板子只需要用OE和WE信號(hào)就可以了,片選就接地吧,這樣讀操作時(shí)數(shù)據(jù)出來(lái)得快多了。
解讀:大部分存儲(chǔ)器的功耗在片選有效時(shí)(不論OE和WE如何)將比片選無(wú)效時(shí)大100倍以上,所以應(yīng)盡可能使用CS來(lái)控制芯片,并且在滿足其它要求的情況下盡可能縮短片選脈沖的寬度。
誤區(qū)七:這些信號(hào)怎么都有過(guò)沖?。恐灰ヅ涞煤?,就可消除了
解讀:除了少數(shù)特定信號(hào)外(如100BASE-T、CML),都是有過(guò)沖的,只要不是很大,并不一定都需要匹配,即使匹配也并非要匹配得合適。象TTL的輸出阻抗不到50歐姆,有的甚至20歐姆,如果也用這么大的匹配電阻的話,那電流就非常大了,功耗是無(wú)法接受的,另外信號(hào)幅度也將小得不能用,再說(shuō)一般信號(hào)在輸出高電平和輸出低電平時(shí)的輸出阻抗并不相同,也沒(méi)辦法做到*匹配。所以對(duì)TTL、LVDS、422等信號(hào)的匹配只要做到過(guò)沖可以接受即可。
誤區(qū)八:降低功耗都是硬件人員的事,與軟件沒(méi)關(guān)系。
解讀:硬件只是搭個(gè)舞臺(tái),唱戲的卻是軟件,總線上幾乎每一個(gè)芯片的訪問(wèn)、每一個(gè)信號(hào)的翻轉(zhuǎn)差不多都由軟件控制的,如果軟件能減少外存的訪問(wèn)次數(shù)(多使用寄存器變量、多使用內(nèi)部CACHE等)、及時(shí)響應(yīng)中斷(中斷往往是低電平有效并帶有上拉電阻)及其它爭(zhēng)對(duì)具體單板的特定措施都將對(duì)降低功耗作出很大的貢獻(xiàn)。